1、为什么布线的时候尽量不要跨电源分割，这是因为信号跨越了不同电源层后，它的回流途径就会很长了，容易受到干扰。当然不是严格要求不能跨越电源分割，对于低速的信号是可以的，因为产生的干扰相比信号可以不予关心。对于高速信号就要认真检查，尽量不要跨越，可以通过调整电源部分的走线。（这是针对多层板多个电源供应情况说的）
2、有些单板会有对外的输入输出界面，比如串口连接器，网口 RJ45连接器等，如果对它们的接地设计得不好也会影响到正常工作，例如网口互连有误码，丢包等，并且会成为对外的电磁干扰源，把板内的噪声向外发送。一般来说会单独分割出一块独立的界面地，与信号地的连接采用细的走线连接，可以串上 0 欧姆或者小阻值的电阻。细的走线可以用来阻隔信号地上噪音过到界面地上来。同样的，对界面地和界面电源的滤波也要认真考虑。
3、常见的接地符: PE,PGND,FG－保护地或机壳；GND－工作地；DGND－数字地； AGND－模拟地；LGND－防雷保护地。
4、PCB板材如何选择，选择 PCB板材必须在满足设计需求和可量产性及成本中间取得平衡点。设计需求包含电气和机构这两部分。通常在设计非常高速的 PCB板子( 大于 GHz的频率 )时这材质问题会比较重要。例如，现在常用的 FR-4 材质，在几个 GHz的频率时的介质损(dielectric loss) 会对信号衰减有很大的影响，可能就不合用。就电气而言，要注意介电常数 (dielectric constant) 和介质损在所设计的频率是否合用。
5、如何避免高频干扰的基本思路是尽量降低高频信号电磁场的干扰，也就是所谓的串扰(Crosstalk) 。可用拉大高速信号和类比信号之间的距离，或加 ground guard/shunt traces 在类比信号旁边。还要注意数位地对类比地的噪声干扰。
6差分对的布线为何要靠近且平行，对差分对的布线方式应该要适当的靠近且平行。所谓适当的靠近是因为这间距会影响到差分阻抗 (differential impedance) 的值, 此值是设计差分对的重要参数。需要平行也是因为要保持差分阻抗的一致性。若两线忽远忽近 , 差分阻抗就会不一致 ,就会影响信号完整性 (signal integrity) 及时间延迟 (timing delay) 。
7、添加测试点会不会影响高速信号的质量，至于会不会影响信号质量就要看加测试点的方式和信号到底多快而定。基本上外加的测试点 ( 不用在线既有的穿孔 (via or DIP pin) 当测试点 ) 可能加在线上或是从在线拉一小段线出来。前者相当于是加上一个很小的电容在线上，后者则是多了一段分支。这两个情况都会对高速信号多多少少会有点影响，影响的程度就跟信号的频率速度和信号缘变化率 (edge rate) 有关。影响大小可透过仿真得知。原则上测试点越小越好 ( 当然还要满足测试机具的要求 )分支越短越好。
